(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出屬公開番号 特開2002-64751 (P2002-64751A)

(43)公開日 平成14年2月28日(2002, 2, 28)

(51) Int.Cl.7		徽別記号	F I		テーマコード(参考)		
H 0 4 N	5/335		H04N	5/335	P	4M118	
					E	5 C 0 2 4	
H011 2	7/146		HO 1 I	27/14	Δ		


		審查請求	未請求 請求項の数4 OL (全 15 頁)
(21)出願番号	特願2000-250602(P2000-250602)	(71) 出職人	
			日本ピクター株式会社
(22) 出願日	平成12年8月22日(2000.8.22)		神奈川県横浜市神奈川区守屋町3丁目12番
			地
		(72)発明者	舟木 正紀
			神奈川県横浜市神奈川区守屋町3丁目12番
			地 日本ピクター株式会社内
		(74)代理人	
		(14)1041	弁理士 松浦 兼行
			71 all 1011
		Fターム(参	考) 4M118 AA01 AA05 AB01 BA14 CA02
			DB01 DD09 DD10 DD11 DD12
			FA06 FA08 FA33 FA39
			50024 CX06 CX47 CX54 GY35 HX35
			HX40

(54) 【発明の名称】 固体機像装置

(57)【要約】

【課題】 1個のフォトダイオードと、4個のトランジ スタと、1個のコンデンサからなる画素構成の固体撮像 装置では、フィールドシャッター機能とkTCノイズキ ャンセル機能のどちらか一方しか使用できない。

【解決手段】 トランジスタM1によるコンデンサCe のリセット後に、電荷転送用トランジスタM5をオンと してフォトダイオードPDで光電変換された電荷をコン デンサCeに転送して蓄積させる。続いて、トランジス タM5をオフとすることを全画素同時に行ってから、同 じ行の画素のトランジスタM1及びトランジスタM3を オンさせて所定電位を CDS回路 5へ出力させる。続い て、トランジスタM6をオンとし、かつ、トランジスタ M3をオンさせてコンデンサCeに蓄積されたフィール ドシャッター機能による電荷に対応した信号をCDS回 路5へ出力させる。これにより、CDS回路5ではkT Cノイズをキャンセルできる。



固体撮像装置において、

Ut.

【請求項1】 フォトダイオードと、前記フォトダイオ ドが光雷変換して得られた雷荷を雷位変化に変換する 変換部と、前記変換部をリセットするためのリセット用 トランジスタと、前記変換部の電位を外部へ出力する出 力手段とを備える画素が、二次元マトリクス状に又は一 次元ライン状に複数配列されており、前記画素からの信 号電圧と信号電圧が乗っていないバックグラウンドノイ ズのみの状態の2つをサンプリングして、その差を取る

1

前記画素内において、前記フォトダイオードと前記変換 部の間に電荷を一時蓄積するためのコンデンサを設け、 前記コンデンサと前記フォトダイオードの間には第1の 雷荷転送用トランジスタを、前記コンデンサと前記変換 部の間には第2の電荷転送用トランジスタをそれぞれ設

前記リセット用トランジスタによる前記変換部のリセッ ト後に、信号の乗っていないバックグラウンドノイズの みの電位を前記出力手段で出力して前記ノイズキャンセ ラに保存した後、前記フォトダイオードで光電変換し前 記第1の電荷転送用トランジスタを通して全画素同時に 前記コンデンサに転送して蓄積しておいた電荷を前記第 2の電荷転送用トランジスタを通して前記変換部へ転送 し、その結果該変換部で生じた新たな電位を前記出力手 段で前記ノイズキャンセラへ出力し、該ノイズキャンセ ラにおいて予め保存しておいた前記バックグラウンドノ イズのみの電位との差分を取って、その差分を真の信号 として取り出す制御手段を有することを特徴とする固体 掃像装置。

【請求項2】 フォトダイオードと、前記フォトダイオ ードが光電変換して得られた電荷を電位変化に変換する 変換部と、前記変換部をリセットするためのリセット用 トランジスタと、前記変換部の電位を外部へ出力する出 力手段とを備える画素が、二次元マトリクス状に又は一 次元ライン状に複数配列されており、前記画素からの信 号電圧と信号電圧が乗っていないバックグラウンドノイ ズのみの状態の2つをサンプリングして、その差を取る ことによりノイズを除去するノイズキャンセラを備えた 固体掃像装置において、

前記画素内に、前記フォトダイオードに接続された第1 の電荷転送用トランジスタと、前記変換部に接続された 第2の電荷転送用トランジスタと、前記第1及び第2の 電荷転送用トランジスタの間に接近して設けられ、その 直下に前記フォトダイオードからの電荷を蓄積するMO Sゲートとを設け、

前記リセット用トランジスタにより前記変換部をリセッ トした後に、信号の乗っていないパックグラウンドノイ ズのみの雷位を前記出力手段で出力して前記ノイズキャ ンセラに保存した後、前記フォトダイオードで光電変換 50 蓄積させてから前記第1の電荷転送用トランジスタをオ

し前記第1の電荷転送用トランジスタを通して全画素同 時に前記MOSゲートの直下に転送して萎穑しておいた 雷荷を前記第2の雷荷転送用トランジスタを涌して前記 変換部へ転送し、その結果該変換部で生じた新たな電位 を前記出力手段で前記ノイズキャンセラへ出力し、該ノ イズキャンセラにおいて予め保存しておいた前記パック グラウンドノイズのみの電位との差分を取って、その差 分を真の信号として取り出す制御手段を有することを特 徴とする固体撮像装置。

ことによりノイズを除去するノイズキャンセラを備えた 10 【請求項3】 前記フォトダイオードと前記第1の電荷 転送用トランジスタの接続点に、任意のタイミングでス イッチングされ、オン時に前記フォトダイオードをリセ ットする第2のリセット用トランジスタを接続したこと を特徴とする請求項1又は2記載の固体撮像装置。

【請求項4】 フォトダイオードと、前記フォトダイオ ードに接続された第1のリセット用トランジスタと、前 記フォトダイオードが光電変換して得られた電荷を電位 変化に変換する変換部と、前記変換部をリセットするた めの第2のリセット用トランジスタと、前記変換部の雷

20 位を外部へ出力する出力手段とを備える画素が、二次元 マトリクス状に又は一次元ライン状に複数配列されてお り、前記画素からの信号電圧と信号電圧が乗っていない パックグラウンドノイズのみの状態の2つをサンプリン グして、その差を取ることによりノイズを除去するノイ ズキャンセラを備えた固体撮像装置であって、

前記画素内に、前記フォトダイオード及び第1のリセッ ト用トランジスタに接続された第1の電荷転送用トラン ジスタと、前記変換部に接続された第2の電荷転送用ト ランジスタと、前記第1及び第2の電荷転送用トランジ 30 スタの間に接近して設けられ、その直下に前記フォトダ

イオードからの電荷を蓄積するMOSゲートとを設け、 前記第1のリセット用トランジスタにより前記フォトダ イオードをリセットした後に、前記第1のリセット用ト ランジスタをオフとし、かつ、前記MOSゲートの直下 のポテンシャルを最大時と最小時の中間のレベルに設定 するための第1の電圧を前記MOSゲートに印加してい る状態で前記第1の電荷転送用トランジスタをオンとし て、第1のシャッター時間、前記フォトダイオードで光 電変換された電荷を前記MOSゲートの直下に転送して 40 蓄積させてから前記第1の電荷転送用トランジスタをオ

フとし、再び前記第1のリセット用トランジスタにより 前記フォトダイオードをリセットした後に、前記第1の リセット用トランジスタをオフとし、かつ、前記MOS ゲートの直下のポテンシャルを前記第1の電圧よりも大 きいレベルに設定するための第2の電圧を前記MOSゲ ートに印加している状態で前記第1の電荷転送用トラン ジスタをオンとして、前記第1のシャッター時間よりも 短い第2のシャッター時間、前記フォトダイオードで光 雷変換された電荷を前記MOSゲートの直下に転送して

3

フとする制御手段を有することを特徴とする固体撮像装

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は固体撮像装置に係 り、特に蓄積転送部を画素内に持ったCMOSイメージ センサに関する。

[0002]

【従来の技術】従来の固体撮像装置には、大きく分けて CCD方式とCMOSセンサ方式の2つがある。両者の 10 違いは、光を電荷に変換するフォトダイオードではな く、フォトダイオードの電荷の情報を各受光素子の外に 如何に伝えるかというところにある。

【0003】CCD方式は、フォトダイオードに発生し た電荷を電荷転送素子 (CCD: charge coupled devic e) により直接に外部へ転送する。一方、CMOSセン サ方式は、フォトダイオードに発生した電荷による電位 の情報を、各フォトダイオードに対応して設けられたア ンプを涌して素子外部に出力する。このCMOSセンサ 殆ど同じプロセスで作成できるので、CMOS-LSI 用のラインをそのまま使え、また、エリアセンサと他の CMOS回路を混在できるというメリットがある。

【0004】一方、CMOSセンサ方式にはCCD方式 に比べて固定パターン雑音が大きいという問題点があ る。固定パターン雑音は、主にアンプ用トランジスタの しきい値電圧のパラツキに起因している。

【0005】図7は従来の固体撮像装置の一例の構成図 を示す、この従来の固体撮像装置は、最も一般的な C M OSイメージセンサを示しており、画素 $2_1 \sim 2_2$ 等が 30 る。いま、図 8 中の画素 2_1 は最上行、最下行でない、 二次元マトリクス状に配置されており、これらの画素2 □ ~2 m のうち、垂直シフトレジスタ1で、各行の(水 平方向に配置されている) 複数の画素の動作が、各行毎 に (通常は上の行から下の行に向かう) 制御され、各画 素2... ~2.x からの信号は、負荷及びノイズキャンセラ 3に入力され、ノイズキャンセル動作された後、水平シ フトレジスタ4により順次トランジスタT1~T3がオ ンして、各列の信号が提像信号として出力される。通常 処理は、右の列から左の列に処理が進む。なお、行と列 は逆に配置することも可能である。また、二次元マトリ 40 クス状ではなく1列の一次元ライン状に画素を配置する ことも可能である。

【0006】この従来の固体撮像装置、すなわち、従来 のCMOSイメージセンサには画素と共にCDS回路と 呼ばれるノイズキャンセラがついている。これは画素の 出力信号から信号が入っていない場合のバックグラウン ド・ノイズ(主に画素のアンプ用トランジスタのしきい 値雷圧のパラツキ)を除去するためにある。

【0007】図8はCMOSイメージセンサと呼ばれる 従来の固体撮像装置の1両素分の一例の等価回路図を示 50 の行の両素の出力信号を処理している。

す。同図中、図7と同一構成部分には同一符号を付して ある。図8において、一つの画素2aは一つのフォトダ イオードPDと、フォトダイオードPDのN型層にソー スが接続されたリセット用トランジスタM1と、フォト ダイオードPDのN型層にゲートが接続された増幅用ト ランジスタM2と、転送用トランジスタM3とからな る。トランジスタM1、M2及びM3は、MOS型電界 効果トランジスタ(FET)で、通常はnチャネルのF ETである。

- 【0008】トランジスタM2のソースは、スイッチ機 能を持つトランジスタM3を通して2 重相関サンプリン グ(CDS)回路5と負荷6に接続されており、トラン ジスタM3はソースフォロワ回路として動作する。CD S回路5は、2つのコンデンサC1及びC2と、2個の スイッチS1及びS2とから構成されており、コンデン サC1の非接地側端子がスイッチS1、コンデンサC2 を直列に介してトランジスタM3のソースに接続され、 コンデンサC2のスイッチS1側端子C2aがスイッチ S 2を介して基準電圧Vrefに接続され、コンデンサ 方式の画素織造は、通常のCMOS-LSIプロセスと 20 C1のスイッチS1側端子C1bがスイッチS3を介し
 - て信号出力線に接続されている。 【0009】CDS回路5と負荷6が図7の負荷及びノ イズキャンセラ3のうち、画素1列分の回路構成部分で ある。CDS回路5は、画素からの信号電圧と信号電圧 が乗っていないバックグラウンドノイズのみの状態の2

つをサンプリングして、その差を取ることによりノイズ を除去するノイズキャンセラの役割をする。また、負荷 6は、通常は定電流回路を用いる。

【0010】次に、この従来装置の動作について説明す

- どこか中間の行のある列の画素であるとする。まず、ト ランジスタM1がオン、トランジスタM3がオフとさ れ、フォトダイオードPDのN型層側の端子T1をリセ ット状態とする。このときの端子T1の電位は、リセッ ト電圧(Vdd-Vthrst)にする。ここで、Vd dは電源電圧、VthrstはトランジスタM1のしき い値電圧である。このリセット状態では、トランジスタ M3がオフであるので、列信号線にこの画素2aからの 出力はない。
- 【0011】次に、トランジスタM1をオフとした状態 で、フォトダイオードPDに被写体からの光を入射して 光電変換を行わせる。これにより、フォトダイオードP Dには入射光量に応じた電荷が蓄積される。端子T1で の容量Cpxlは、フォトダイオードPDの容量Cpd と、トランジスタM2のゲート容量Campと、トラン ジスタM1の拡散容量Crstと、配線の浮遊容量Cf からなっている。フォトダイオードPDに総電荷量Qが 発生すると、 $\triangle V = Q / C p x 1$ だけの電位変化がこの 端子T1に起きる。一方、CDS回路5は、その間、他

【0012】CDS回路5が注目している画素2aの前 の行の画素 (図示せず) の出力信号の処理を終了し、処 理結果を、水平シフトレジスタ4により閉じたスイッチ S3を通して出力すると、続いて、CDS回路5は注目 している画素2aの処理を開始する。CDS回路5は、 まず、自らのリセット動作を行う。

【0013】すなわち、スイッチS1、S2を閉じて端 子C2aと、端子C1bの電位をリファレンス電位Vr e f にする。この状態でトランジスタM3のゲートにハ イレベルの電圧を印加してM3をオンにすると、フォト ダイオードPDの端子T1の電位(Vdd-Vthrs t +△V)が、トランジスタM2で増幅され、更にトラ ンジスタM3のドレイン、ソースを通して(Vdd-V thrst-Vthamp+△V) の電位が列信号線 (つまり端子C2b) に出力される。これにより、コン デンサC2には、(Vdd-Vthrst-Vtham p+△V−V r e f) の電位差がかかる。ここで、V t *

 $V r e f = \{ \triangle V \cdot C 1 / (C 1 + C 2) \}$

となる。この後、スイッチ S 1 を開いてオフとし、コン ンジスタM3がオフになり、画素2aからの出力は無く なる。続いて、図7の水平シフトレジスタ4により、あ るタイミングでスイッチS3が閉じられ、コンデンサC 1に保持されていた、(1)式の処理結果が画素信号と して出力される。その後、スイッチ S 3 が開いてオフと され、最初のリセット状態に戻る。各画素についても上 記と同様の動作が行われる。

【0016】しかし、図8のCMOSイメージセンサで は、シャッター機能が問題となる。すなわち、CCDで 転送領域に移すので、CCDから得られる画像情報は1 画面内のすべての画素に同時性があり、CCDは本質的 にシャッター機能を持っている。

【0017】 これに対して、図8のCMOSイメージセ ンサは、行毎に順番に読み出していくので、この情報に より作成した画像は、行毎に違う時間を示している。従 って、静止画を取り出すと、歪んだ画像になってしま う。このような時間的にずれた画像のシャッターをロー リングシャッターということが多い。

【0018】一方、時間的に揃った静止画を作るシャッ 40 ターをフィールドシャッターということが多い。ローリ ングシャッターの機能しかない図8の構成の従来のCM OSイメージセンサでフィールドシャッター機能を持た せる一つの方法は、機械的なシャッターを設けることで ある。すなわち、機械的なシャッターを素子以外に設け て、ある特定の時間だけシャッターを開けばよい。しか しこの方法では、コストが高くなるし、動画の撮影は困 難である。

【0019】フィールドシャッター機能付きとするに は、ある瞬間の画像情報を全画素で同時に取り出すスイ 50 れ、光電変換開始後から所定の時間が経つと、全画素の

- * hampはトランジスタM2のしきい値電圧である。 【0014】続いて、スイッチS2を開き、トランジス タM1のゲートにリセット雷圧を印加してM1をオンと する。すると、フォトダイオードPDの端子T1の電位 は、(Vdd-Vthrst)となるから、端子C2b の雷位は (Vdd-Vthrst-Vthamp) とな る。これにより、端子C2bは(Vdd-Vthrst -Vthamp) - (Vdd-Vthrst-Vtha $mp + \triangle V$) = $-\triangle V$ だけ電位が変化したことになる。
- これは、フォトダイオードPDの端子T1側の電圧変化 分に等しい。従って、フォトダイオードPDの光電変換 による電圧変化分だけが上記の一連の動作により純粋に 取り出せたことになる。
 - 【0015】この結果、端子C2a(=端子C1b)の 電位は、電圧変化分△ⅤがコンデンサC1、C2が直列 につながった比例成分だけ変化する。つまり、
- (1)ッチと、それを一時的に貯える蓄精部を持つことが不可 デンサC1に処理結果を保持し待機する。その後、トラ 20 欠である。そこで、通常は図9のように画素部にトラン ジスタM4と容量Ceを加えて実現する。同図中、図8 と同一構成部分には同一符号を付し、その説明を省略す る。図9において、画素2bは、図8の画素2aに、更 にフォトダイオードPDのN型層と端子T1の間にドレ イン、ソースが接続されたMOS型トランジスタM4 と、端子T1に一端が接続され、他端が接地された調整 用コンデンサCeを更に追加した点に特徴がある。トラ ンジスタM 4 がシャッター機能、コンデンサ C e が蓄積 機能を受け持つ。なお、コンデンサСeは、トランジス は、ある瞬間に一斉にキャリアをフォトダイオードから 30 タM2のゲート容量などで十分な場合があり、その場合 はコンデンサCeを特に設ける必要はない。このような 構成にした場合の、動作を以下に示す。
 - 【0020】画素2bは画素部の最上行、最下行でな い、どこか中間の行のある列の画素であるとする。画素 の動作のサイクルを説明するにあたって、いま前回の情 報の出力が終ったところであるとする。この状態では、 トランジスタM1、M3、M4はオフになっている。こ の時の端子T1の重位は(Vdd-Vthrst) にな っている。ここで、Vddは電源電圧、Vthrstは トランジスタM1のしきい値電圧である。このとき、端 子T1はどこにもつながっておらず、電気的に浮いてい るので、リセット電位のままである。また、トランジス タM3がオフであるので、列信号線に画素2bからの出 力はない。一方、トランジスタM4もオフとなってお り、そのため端子T1と電気的に切り離されているフォ トダイオードPDでは光電変換が行われている。画素2 bは、こうして光電変換を実行しつつ、自分より下のす べての行の画素の情報が読み出されるまで待っている。 【0021】こうして、すべての画素の信号が読み出さ

トランジスタM 4 が一斉にオンする。すると、フォトダ イオードPDのN型層側に蓄積されていた電荷は、全画 素で同時に端子T1に転送される。この結果、フォトダ イオードPDの電荷は無くなり、PDはリセットされ る。転送が終了すると、トランジスタM4はオフにな り、再びフォトダイオードPDは光雷変換を開始する。 【0022】端子T1の容量Cpx1は、コンデンサC eとトランジスタM2のゲート容量Campと、トラン ジスタM1の拡散容量Crstと、配線の浮遊容量Cf すると、△V=O/Cpx1だけの電位変化が端子T1 に起こる。なお、転送されるキャリアは電子なので、電 荷Oは負の値であり、従って、△Vも負の値である。端 子T1の電位は、電荷転送前は(Vdd-Vthrs t) であったから、電荷転送後は(Vdd-Vthrs t +△V) となる。

【0023】全画素で電荷の転送が終了すると、CDS 回路5が行毎に信号処理を行う。他の行の処理をしてい る間、注目している画素2bは電荷を端子T1に接続さ れたコンデンサCeに保持したまま待機する。そして、 CDS回路5は注目している画素2bの処理を開始す る。まず、自らのリセット動作を行う。すなわち、前述 したように、スイッチS1、S2を閉じて、端子C2a と端子C1bの電位をリファレンス電位Vrefにす る。この時、スイッチS3は開いてオフになっている。 この状態でトランジスタM3のゲートにハイレベルの電 圧を印加してM3をオンにすると、列信号線(つまり、 端子C2b) に (Vdd-Vthrst-Vthamp +△V) の電位が出力される。これにより、コンデンサ C 2には、(Vdd-Vthrst-Vthamp+△ 30 具体的な動作としては、図10に示すように、容量Cを V-Vref)の電位差がかかる。

【0024】続いて、スイッチS2を開きオフにする と、端子C2a(=端子C1b)にはどこにもつながっ ていないので、電気的に浮いた状態になる。ここで、ト ランジスタM1を一旦オンにし、所定時間後にオフにし て、端子T1をリセットする。すると、端子T1の電位 は、(Vdd-Vthrst)となるから、端子C2b の電位は (Vdd-Vthrst-Vthamp) とな る。従って、端子C2bの電位は、(Vdd-Vthr $h a m p + \triangle V$) = $-\triangle V$ だけ変化したことになる。こ れは、フォトダイオードPDに発生した電荷量Oに比例 した成分である。従って、フォトダイオードPDの光電 変換による信号分だけが上記の一連の動作により純粋に 取り出せたことになる。

【0025】この結果、端子C2a(=端子C1b)の 電位は、変化分-△VがコンデンサC1、C2が直列に つながった比例成分だけ変化する。つまり、前記(1) 式と同じ値だけ変化する。この後、スイッチS1を聞い

る。その後、トランジスタM3がオフになり、画素2b からの出力は無くなる、続いて、図7の水平シフトレジ スタ4により、あるタイミングでスイッチ§3が閉じら れ、コンデンサC1に保持されていた、(1)式の処理 結果が画素信号として出力される。その後、スイッチS 3が開いてオフとされ、最初の状態に戻る。こうして一 連の処理の1サイクルが完了し、以下同様の動作が繰り 返される。

[0026]

とからなっている。従って、転送された総電荷量がOと 10 【発明が解決しようとする課題】しかるに、上記の図9 に示した従来の固体撮像装置である、フィールドシャッ ター機能付き CMOSイメージセンサには、重大な問題 点がある。すなわち、図9の従来装置では、フォトダイ オードPDの電荷は、予めリセットされた端子T1に転 送され、それがある電位を発生させ画表外に出力した 後、再びリセットしてキャンセルのための基準のレベル としている。つまり、信号を出力するときと、パックゲ ラウンドを出力するときとで、異なるタイミングのリセ ット動作を用いている。このように別のタイミングのリ 20 セット動作による電圧を比較すると、 k T C ノイズが除

> 去されないという問題がある。 【0027】 このkTCノイズとは、電子の熱運動に起 因する雑音である。例えば、図10のように、ある容量 Cの電位をある電位Vにするということは、その容量C

に電荷gの電子を所定の数n個だけ与える(または取り 除く)ということである。その数nは次式のように表わ せる。

[0028]

 $n = V / (C \cdot q)$ (2)

電圧Vの電源に抵抗R及びスイッチS4を介してつな ぎ、スイッチ S 4 を閉じて、十分長い時間が経ってから スイッチS4を開くと、容量Cには上記の数の電子が萎 えられて、両端は電圧Vになっている。

【0029】しかし、実際には電子がランダムに勢運動 をしているために、スイッチS4を閉じている間、容量 Cにある電子数は、ある時は電子の数がnより多くな り、別の時はnより小さいというふうに、時間的にバラ ツキがある。このため、スイッチS4を開いてオフにす st-Vthamp) = (Vdd-Vthrst-Vt 40 ると、そのとき容量Cに残った電子数は、偶然によって

nより多かったり少なかったりすることになる。このバ ラツキはkTCノイズと呼ばれる雑音となって現れる。 k T C とは k : ボルツマン定数、 T : 絶対温度、 C : 容 量のことであり、その雑音レベルViはгmsで

 $V i = \sqrt{(kT/C)}$ (3) と表わされる。(3) 式から分かるように、この雑音レ ベルViは、温度と容量のみに依存しているのが特徴で ある。

【0030】従って、図9のCMOSイメージセンサの てオフとし、コンデンサC1に処理結果を保持し待機す 50 端子T1において、2つの異なったリセットのタイミン

グのものを比較すると、それぞれ異なった雑音レベルV i 1 と V i 2 が残り、キャンセルできない。これらの雑 音レベルVi1とVi2には相関はなく、このような無 相関のものを比較する場合、kTCノイズは「2倍さ

$$V~i~' = \int~(2~k~T/C)~(4)$$

となる。

【0031】上記の(3) 式及び(4) 式から分かるよ うに、k T C ノイズは容量が小さいほど大きくなる。こ のため、図8、図9の構成では画素を微細化していく と、次第にCpx1を大きくとれなくなり、kTCノイ ズが大きくなる。

【0032】ここで、kTCノイズを定量的に見積もっ てみる。例えば、端子T1の容量Cpx1が8fFにな ったとする。この8 f F という数値は、画素サイズが5 μm口以下になった場合、現実味を帯びた数値である。 このとき、kTCノイズ分Vi'はT=300°Kの室 温で約1mVになる。信号の最大振幅が2Vでノイズが kTCノイズだけとすると、上記のフィールドシャッタ ー機能付きCMOSイメージセンサのS/N比は46d 20 フトレジスタ4へ出力される。その後、トランジスタM Bとなる。CCD方式のS/N比は60dB以上といわ れているので、kTCノイズだけで、CCD方式に比較 してかなり性能が劣ることが分かる。

【0033】前記の図8の最も簡単な構造のCMOSイ メージセンサ構成の場合には、端子T1の容量には、フ ォトダイオードPDの容量Cpdがかなり大きいので、問題は図9の構成の場合よりも小さい。しかし、図8の 構成では k T C ノイズを除去するのは不可能である。

【0034】一方、図9の構成の従来のCMOSイメー 8の構成より多いこともあり、端子T1に大きな容量を 次第に割けなくなる。従って、kTCノイズを抑制する 必要件は図9の構成の方が高い。この図9の構成では、 フィールドシャッターでなく、ローリングシャッター動 作を行えば、kTCノイズを除去できる。

【0035】図9の構成でローリングシャッター動作は 以下のように行う。まず、トランジスタM4、M3はオ フとする。このとき、列信号線C2bにこの画素2bか らの出力はない。この時、画素2bのフォトダイオード PDに光が入射されて光電変換が行われ、フォトダイオ 40 ードPDに電荷が蓄積される。また、CDS回路5は他 の行の素子の信号を処理している。

【0036】次に、注目している行の処理が始まる。ト ランジスタM1がオンし、端子T1が(Vdd-Vth rst) にリセットされる。その後、トランジスタM1 はオフされる。続いて、トランジスタM3がオンとされ る。このとき、トランジスタM 4 はオフのままである。 これにより、端子T1がリセットされたときの信号(V dd-Vthrst-Vthamp) が列信号線に出力 される。CDS回路5においては、スイッチS1及びS 50 的とする。

2を閉じ、コンデンサC2に(Vdd-Vthrst-Vthamp-Vref)の電位差を保存する。

【0037】次に、スイッチ S2を開きオフとする。続 いて、トランジスタM 4 をオンとする。これにより、フ ォトダイオードPDの電荷がトランジスタM4のドレイ ン、ソースを通して端子T1に流れ込む。端子T1の容 量Cpx1は、コンデンサCeと、トランジスタM2の ゲート容量Campと、トランジスタM1の拡散容量C rstと、配線の浮游容量Cfからなる。フォトダイオ

10 ードPDの総電荷量をOとすると、△V=O/Cpx1 だけの電位変化がこの端子T1に起きる。この端子T1 の電位は、トランジスタM2で増幅され、オンであるト ランジスタM3を通して、(Vdd-Vthrst-V thamp+△V) として列信号線に出力される。

【0038】 これにより、端子C2bの電位の変化は $(V d d - V t h r s t - V t h a m p + \triangle V) - (V$ dd-Vthrst-Vthamp) =+△Vとなるか ら、それに比例した電位Vref+ (△V・C1/(C 1+C2)) が端子C1bに現れる。この電位が水平シ 3をオフとし、最初のリセット状態とする。

【0039】 このようにすると、リセットは1回しか行 わず、同じリセット動作の中で信号からパックグラウン ドノイズを除去するので、kTCノイズも除去できるこ とになる。このような特性があるので、図9のような構 成は、フィールドシャッター動作のためというよりも、 雑音の少ないローリングシャッター動作で用いられるこ とが多い。

【0040】 このように、図8及び図9のいずれの従来 ジセンサでは微細化していくと、トランジスタの数が図 30 の固体撮像装置でも、フォトダイオードPDの光電荷変 換機能部、雷荷一時蓄積機能部、雷荷雷圧変換機能部が それぞれ独立していなかったため、図8のような1個の フォトダイオードPDと、3個のトランジスタM1~M 3からなる画素構成の固体撮像装置では、上記3つの機 能部が一体になっていて、構成上非常にシンプルである という特長がある反面、その結果としてフィールドシャ ッター機能及び k T C ノイズキャンセル機能を実現でき ず、時間的に揃った高画質の静止画を得ることができな いという問題がある。

> 【0041】また、図9に示した1個のフォトダイオー ドPDと、4個のトランジスタM1~M4と、1個のコ ンデンサCeからなる画素構成の固体撮像装置では、フ ィールドシャッター機能により時間的に揃った静止画を 得ることができる反面、フィールドシャッター機能と k TCノイズキャンセル機能のどちらか一方しか使用でき ないという問題がある。

【0042】本発明は以上の点に鑑みなされたもので、 フィールドシャッター機能とkTCノイズキャンセル機 能を同時に実現し得る固体撮像装置を提供することを目

【0043】また、本発明の他の目的は、フォトダイオ 一ドの面積を小さくして微細化に有利な構成の固体掃像 装置を提供することにある。

[0044]

【課題を解決するための手段】本発明は上記の目的を達 成するため、フォトダイオードと、フォトダイオードが 光電変換して得られた電荷を電位変化に変換する変換部 と、変換部をリセットするためのリセット用トランジス タと、変換部の電位を外部へ出力する出力手段とを備え る画素が、二次元マトリクス状に又は一次元ライン状に 複数配列されており、画素からの信号電圧と信号電圧が 乗っていないバックグラウンドノイズのみの状態の2つ をサンプリングして、その差を取ることによりノイズを 除去するノイズキャンセラを備えた固体撮像装置におい て、画素内において、フォトダイオードと変換部の間に 電荷を一時蓄積するためのコンデンサを設け、コンデン サとフォトダイオードの間には第1の電荷転送用トラン ジスタを、コンデンサと変換部の間には第2の電荷転送 用トランジスタをそれぞれ設け、リセット用トランジス タによる変換部のリセット後に、信号の乗っていないバ ックグラウンドノイズのみの電位を出力手段で出力して ノイズキャンセラに保存した後、フォトダイオードで光 電変換し第1の電荷転送用トランジスタを通して全画素 同時にコンデンサに転送して蓄積しておいた電荷を第2 の電荷転送用トランジスタを通して変換部へ転送し、そ の結果変換部で生じた新たな電位を出力手段でノイズキ ャンセラへ出力し、ノイズキャンセラにおいて予め保存 しておいたバックグラウンドノイズのみの電位との差分 を取って、その差分を真の信号として取り出す制御手段 を有する構成としたものである。

【0045】この発明では、全画素のフォトダイオード で同時に光電変換して得られた電荷をコンデンサに蓄積 した後、出力手段を涌して外部へ出力するに際し、リセ ット用トランジスタ及び出力手段を動作させて信号の乗 っていないバックグラウンドノイズのみの電位をノイズ キャンセラへ送出して保存させてから、コンデンサに蓄 積された電荷に対応した信号を変換部から出力手段を通 してノイズキャンセラへ出力することにより、ノイズキ ャンセラにおいてフォトダイオードの光電変換によって 生じた電荷に比例した信号成分だけを取り出すことがで

【0046】また、上記の目的を達成するため、本発明 は、画素内に、フォトダイオードに接続された第1の電 荷転送用トランジスタと、変換部に接続された第2の電 荷転送用トランジスタと、第1及び第2の電荷転送用ト ランジスタの間に接近して設けられ、その直下にフォト ダイオードからの雷荷を蓄積するMOSゲートとを設 け、リセット用トランジスタにより変換部をリセットし た後に、信号の乗っていないバックグラウンドノイズの みの電位を出力手段で出力してノイズキャンセラに保存 50 めの第1の電圧をMOSゲートに印加している状態で第

した後、フォトダイオードで光電変換し第1の電荷転送 用トランジスタを通して全画素同時にMOSゲートの直 下に転送して蓄積しておいた雷荷を第2の雷荷転送用ト ランジスタを通して変換部へ転送し、その結果変換部で 生じた新たな電位を出力手段でノイズキャンセラへ出力 し、ノイズキャンセラにおいて予め保存しておいたバッ クグラウンドノイズのみの電位との差分を取って、その 差分を真の信号として取り出す制御手段を有する構成と したものである。

【0047】この発明では、全画素のフォトダイオード で同時に光電変換して得られた電荷をMOSゲート直下 に蓄積した後、出力手段を通して外部へ出力するに際 し、リセット用トランジスタ及び出力手段を動作させて 信号の乗っていないパックグラウンドノイズのみの電位 を出力手段で出力してノイズキャンセラに保存させてか ら、MOSゲートの直下に蓄積された電荷に対応した信 号を変換部から出力手段を通してノイズキャンセラへ出 力することにより、ノイズキャンセラにおいてフォトダ イオードの光雷変換によって生じた雷荷に比例した信号 20 成分だけを取り出すことができる。

【0048】 ここで、フォトダイオードと第1の電荷転 送用トランジスタの接続点に、任意のタイミングでスイ ッチングされ、オン時にフォトダイオードをリセットす る第2のリセット用トランジスタを接続することによ り、任意のタイミングでフォトダイオードのリセットが できる。

【0049】また、上記の目的を達成するため、本発明 は、フォトダイオードと、フォトダイオードに接続され た第1のリセット用トランジスタと、フォトダイオード 30 が光電変換して得られた電荷を電位変化に変換する変換 部と、変換部をリヤットするための第2のリヤット用ト ランジスタと、変換部の電位を外部へ出力する出力手段 とを備える画素が、二次元マトリクス状に又は一次元ラ イン状に複数配列されており、画素からの信号電圧と信 号電圧が乗っていないパックグラウンドノイズのみの状 鯱の2つをサンプリングして、その差を取ることにより ノイズを除去するノイズキャンセラを備えた固体撮像装 置であって、画素内に、フォトダイオード及び第1のリ セット用トランジスタに接続された第1の電荷転送用ト 40 ランジスタと、出力手段に一端が接続された第2の電荷 転送用トランジスタと、第2の電荷転送用トランジスタ 及び出力手段にそれぞれ接続された第2のリセット用ト ランジスタと、第1及び第2の電荷転送用トランジスタ の間に接近して設けられ、その直下にフォトダイオード からの電荷を蓄積するMOSゲートとを各画素のそれぞ れに設け、第1のリセット用トランジスタによりフォト ダイオードをリセットした後に、第1のリセット用トラ ンジスタをオフとし、かつ、MOSゲートの直下のポテ

ンシャルを最大時と最小時の中間のレベルに設定するた

1の電荷転送用トランジスタをオンとして、第1のシャター時間、フォトダイオードで光電変換された電荷を MOSゲートの直下に転送して蓄積させてから第1の電信転送用トランジスタをオフとし、再び第1のリセットトランジスタによりフォトダイオードをリセットした後に、第1のリセット用トランジスタをオフとし、かつ、MOSゲートの直下のボテンシャルを第1の電旺を MOSゲートに印加している状態で第1の電荷転送用トランジスタをオンとして、第1のシャッター時間、フォトダイオードで光電変換された電荷を MOSゲートの直下に転送して蓄積させてから第1の電荷転送用トランジスタをオンとして、第1のシャッター時間、フォトダイオードで光電変換された電荷を MOSゲートの直下に転送して蓄積させてから第1の電荷転送用トランズスタをオフとする制御手段を有する精度としたものである。

【0050】この発明では、長い方の第1のシャッター 時間でフォトダイオードで光電変換した電荷に、短い方 の第2のシャッター時間でフォトダイオードで光電変換 した電荷を、MOSゲートの直下で足し合わせることが できる。

[0051]

【発則の実施の形態】次に、本発別の実施の形態について図面と共に説明する。図1 は本発明になる図体操像装置の第10支流の形態の1 m素回路の等価時間を示す。同四中、図8、図9と同一構成部がたは同一符号をしてある。図1に示す第1の実施の形態では、画素2 cを図9の画業2 bに比べてMO S 型電界効果トランジスタ (FET) とコンデンサをそれぞれ1つ追加し、1フォトダイオード、5トランジスタ、2キャパシタ構成にしたものである。すなわち、画素2 cは、フォトダイオードPDのN型層側が、トランジスタM 5のドレイン、ソース、トランジスタM1のソースとトランジスタM2のゲートにそれぞれ接続点(端子)T1で接続されている。

【0052】また、トランジスタM5とM6の共通接続点は、コンデンサCexを介して接地されている。 に、端子T1はコンデンサCeを介して接地されている。 更に、トランジスタM2のソースは出力用トランジスタM3のドレイン、ソースを介してCD 5回路5と同信6にそれぞれ接続されている。 なお、コンデンサCexは例えばり基板表面に作ったN 拡散層で構成する。また、コンデンサCeは、端子T1の容量Cpx1がトランジスタM2のゲート容量CampトランジスタM1の拡散容量Crst、配線の浮遊容量Cfの合計で十分な場合は、特に設ける必要はない。端子T1の容量Cpx1は、コンデンサCeと状に前述した電荷を電圧に変換する変換を機成している。

【0053】次に、この実施の形態の動作について説明 する。ここで、画素2cは画素部の最上行、最下行でな い、どこか中間の行のある列の画素であるとする。ま た、各トランジスタM1、M3、M5及びM6のスイッチング制御は図示しない制御回路からの信号に基づき行われる。

【0054】動作サイクル説明の出発点として、このまま2 cからの前回の信号の出力が終ったばかりであるというところから始める。この状態では、トランジスタM 1、M 6はオフであり、端子T1は電気的に浮いた状態にある。端子T1には前回のサイクルで、フォトダイオードPDが光電変換し、トランジスタM 5、M 6 を通し

10 て転送されてきた電荷がそのまま残っている。トランジスタM3もオフとなっており、この画素2cから列信号線への出力はない。

【0055】一方、トランジスタM5もオアとなってお り、フォトダイオードPDは電気的に他から分離された 状態で光電変換を行い、電荷を書稿している。また、コ ンデンサ℃ e xにあった電荷は、トランジスタM6を通 して端子T1に転送されており、コンデンサ℃ e xには 電荷が無い状態である。

【0056】このような状態で、画素2 c は C D S 回路 20 5が他の行の画素の処理を終了するのを待っている。すべての画素がらの信号読み出しが終了すると、トランジスタM 5 が画素 2 c を含めた全画素で一斉にオンする。すると、フォトダイオードP D に 蓄積されていた電荷 Q は全画集で同時に、それぞれのトランジスタM 5 を通してそれぞれのコンデンサ C e x に転送される。この結果、フォトダイオードP D の電荷は無くなり、リセットされる。電荷転送終了後、トランジスタM 5 はオフとされ、再びフォトダイオードP D は光電変換して電荷の蓄縮を開始する。

- 30 【0057】その後、画素2cはCDS回路5が他の行 の画素の処理をしている間、待機する。注目している画 素2cの処理が始まると、画素2cは端子71のリセッ ト動作を行う。つまり、図示していない制御回路からの ハイレベルの信号がトランジスタM1のゲート電域に印 加され、M1をオンにする。この時、トランジスタM 3、M6はオフのままである。その結果、端子71の電 位は(Vdd-Vthrst)となる。ここで、Vdd は電源理圧、VthrstはトランジスタM1のしきい 値電阻である。
- 40 【0008】その後、トランジスタM1のゲート電極への信号がローレベルとなり、Mがオフとされる。これにより、選千丁1は電気炉に浮いた状態に戻り、リセット動作が完了する。この時、端子丁1にはよTCノイズ 成分Vktcが乗るので、端子丁1の電位は (Vdd-Vェトァs・1+Vkhc) となる。Vktには従来技術の説明中には明示していなかったが、この実施の形態により除去できることを明らかにするために示すこととする。

【0059】一方、CDS回路5でも画素2cの信号処50 理をするための準備を行う。すなわち、スイッチS1、

S 2を閉じ、端子C 2 a、C 1 b を基準電位V r e f に する。この状能でトランジスタM3のゲート雷極へ図示 しない制御同路からハイレベルの信号が印加されること により、M3がオンとされるため、列信号出力線、つま り端子C2bには(Vdd-Vthrst+Vktc-Vthamp) の電位が出力される。ここで、Vtha mpは増幅用トランジスタM2のしきい値電圧である。 この結果、コンデンサC2には(Vdd-Vthrst +Vktc-Vthamp-Vref) の電位差がかか

【0060】次に、CDS回路5はスイッチS2を開き オフとし、端子C2a(=端子C1b)を浮いた状態に する。ここで、トランジスタM6がそのゲート電極に図 示しない制御回路からハイレベルの信号が印加されるこ とによりオンとされる。すると、コンデンサCexに保 持されていた電荷OがトランジスタM6を通して端子T 1 へ転送される。電荷転送完了後トランジスタM6はオ フとされる。この結果、コンデンサ Cexには電荷が無 くなり、リセットされた状態となる。

【0061】一方、端子T1には雷荷Oによる雷位変化 20 にしてもよい。 が生じる。端子T1の容量Cpxlは、コンデンサCe の容量と、トランジスタM2のゲート容量Campと、 トランジスタM1の拡散容量Crstと、配線の浮遊容 量Cfとからなっているが、ここに電荷Oが入ることに より、△V=O/Cpx1の電位変化が発生する。従っ て、端子T1の電位は、「Vdd-Vthrst+Vk t c + △ V) となる。

【0062】端子T1に電位変化が起ると、それはトラ ンジスタM2によるソースフォロワ同路により増幅さ れ、更にオン状態にあるトランジスタM3を通して列信 30 exに保持することも可能である。更に、この実施の形 号出力線、つまり端子C2bへ伝えられる。これによ り、端子C2bの電位は、(Vdd-Vthrst+V k t c − V t h a m p + △ V) となる。つまり、端子C 2 bに生じた電位変化は、(Vdd-Vthrst+V $k + c = V + h \cdot amp + \triangle V = (V \cdot d \cdot d = V + h \cdot r \cdot s)$ ードPDの光電変換による電荷量Oによる成分のみの影 響しか受けておらず、kTCノイズの影響も無い。

【0063】この端子C2bの電位変化に応じて、電気 的に浮いた状態である端子C2a(=端子C1b)は、 コンデンサC1、C2が直列につながった比例分Vre f + (△V·C1/(C1+C2)) の電位変化が生じ る。その後、スイッチS1を開いてオフとし、コンデン サC1に上記の電位変化である処理結果を保持する。そ して、トランジスタM3がオフとされて画素2cからの 出力が無くなる。その後、図示しない水平シフトレジス タによりスイッチ S 3がオンとされ、コンデンサ C 1 に 保持されていた画素2 c の処理結果がスイッチ S 3 を通 して画素信号として出力される。続いて、スイッチS3 が再び開かれてオフとされ、この画素2cにおけるサイ 50 定になる。さらに、容量Cpxlを小さくすればするほ

クルが一つ終了する。後は再び最初から同じことが繰り 返される。

【0064】なお、上記の実施の形態の動作の説明は一 例であり、これに限定されるものではない。例えば、端 子T1のトランジスタM1によるリセットは、上記の説 明では端子T1のリセット電位を出力する直前に行って いるが、これに限定されるものではなく、前回の信号出 力が終ってから、次の信号出力動作までのどこかで1回 行えばよい、例えば、前回の信号出力が終った直後にト

10 ランジスタM 1 をオンにし、真っ先に端子T 1 のリセッ ト動作を行うようにしてもよい。

【0065】また、コンデンサСехのリセットは、上 記の説明ではCexの蓄積電荷を完全に転送することに より行っているが、蓄積電荷が多すぎると転送しきれ ず、Cexに電荷が残る現象が生じ、残像となる可能性 がある。このため、トランジスタM5をオンして、フォ トダイオードPDからコンデンサCexに雷荷を転送す る前に、一度トランジスタM1及びM6をオンして、コ ンデンサCexを強制的にリセットする動作を行うよう

【0066】このように、本実施の形態によれば、CD S回路5内でフォトダイオードPDの電荷転送による信 号中からバックグラウンドノイズである(Vdd-Vt hrst-Vthamp+Vktc)が除去されて、フ オトダイオードPDの光電変換によって生じた総電荷量 Oに比例した電圧変化分△Vが純粋に列信号出力線C2 bに取り出せるので、kTCノイズのキャンセル機能を 実現することができる。

【0067】また、電荷を所定の時間だけコンデンサC 能では、フォトダイオードPDを含む全面素のフォトダ イオードに同時に入射した光を光電変換して得られた電 荷を雷圧に変換して出力するようにしているため、フィ ールドシャッター機能を実現でき、同じ時刻での静止画 を得ることができる。以上より、従来に比べて高画質の 静止画を撮像できる。

【0068】ところで、画素の面積が限られているの に、トランジスタの数をどんどん増やしていくと、それ に応じてフォトダイオードの面積が減っていくことにな 40 る。すると、フォトダイオードで発生する電荷量Oが少 なくなってしまい、イメージセンサとして明るさに対す る感度は低くなってしまう。しかしながら、本実施の形 態の構成では、上記のフォトダイオードの面積の低下は 不利とはならず、むしろ有利に働く。

【0069】 すなわち、この実施の形態では、端子T1 の電位の変化 $\triangle V$ は $\triangle V = Q / C p x 1$ で表せられるか ら、Cpx1を小さくすると、電荷電圧変換率を高くす ることができる。従って、フォトダイオードの面積が小 さくなった割合だけCnxlを小さくすると、感度は一 ど、感度は高くなるので有利となる。

【0070】 これに対し、図8や図9に示した従来の構 成では、(3) 式及び(4) 式から分かるように、容量 Cpx1を小さくすると、kTCノイズが大きくなるた め、従来ではCpx1を小さくすることはできない。し かし、本実権の形態の構成にすれば、フィールドシャッ ター動作とkTCノイズの除去が同時に可能になるた め、Cnxlを小さくでき、フォトダイオードの面積も 小さくできる。従って、微細化に有利な構成である。

説明する。本発明の特徴は光電変換を行うフォトダイオ ードと、フォトダイオードの発生させたキャリアを一時 的に保持するサイトと、キャリアの電荷を電圧に変換す るサイトをそれぞれ独立させる構成にある。ここで、キ ャリアを一時的に保持するサイトの構成は、コンデンサ でなく、別の方法も可能である。そこで、この第2の実 施の形態は、MOSゲートにより、キャリアを保持する ようにしたものである。

【0072】図2は本発明になる固体撮像装置の第2の 実施の形態の1画素分の等価同路図を示す。同図中、図 1と同一構成部分には同一符号を付してある。この第2 の実施の形態では、図1のコンデンサCexの代わり に、図2に示すように、MOSのゲートMccdをトラ ンジスタM5とM6に接近して配置し、MOSゲートM c c dの下に電荷を保持できる構造の画素 2 dを用いる 点に特徴がある。この時のポテンシャルと電荷の移動の 様子を図3に示す。なお、図1と同様に、Ceは調整用 の付加容量なので、省略することが機能である。

【0073】次に、本実施の形態の動作について図2及 び図3と共に説明する。なお、画素2dは、固体撮像装 30 理をするための準備を行う。すなわち、スイッチS1、 置の最上行、最下行でない、どこか中間の行のある列の 画素であるとする。動作サイクル説明の出発点として、 この画素2 dからの前回の信号の出力が終ったばかりで あるというところから始める。

【0074】この状態では、トランジスタM1、M6は オフであり、端子T1は電気的に浮いた状態にある。端 子T1には前回のサイクルで、フォトダイオードPDが 光電変換し、トランジスタM5、Mccd、M6を通し て転送されてきた電荷がそのまま残っている。トランジ スタM3もオフとなっており、この画素2dから列信号 40 る。 線への出力はない。一方、トランジスタM5もオフとな っており、フォトダイオードPDは電気的に他から分離 された状態で図3(A)のように光電変換を行い、図3 (B) のように電荷を蓄積している。また、Mccdも オフとなっており、電荷が蓄えられない状態で、電荷が 無い状態である。

【0075】このような状態で、画素2dはCDS回路 5が他の行の画素の処理を終了するのを待っている。す べての画素からの信号読み出しが終了し、光雷変機開始 から所定の時間が経過すると、図3(C)のようにトラ 50 うに、すべての電荷が端子T1に転送される。

ンジスタM 5. MOSゲートMccdが画表2dを含め た全画素で一斉にオンする。すると、フォトダイオード P D に蓄積されていた電荷Oは全面素で同時に、それぞ れのトランジスタM5を通してそれぞれのMOSゲート Mccdの直下の方向に転送される。この結果、フォト ダイオードPDの電荷は無くなり、リセットされる。

【0076】電荷転送終了後、図3(D)に示すよう に、トランジスタM5はオフとされ、電荷はすべてMO SゲートMccdの直下に転送される。再びフォトダイ

【0071】次に、本発明の第2の実施の形態について 10 オードPDは光電変換して電荷の蓄積を開始する。一 方、Mccdはオンのままになっており、ゲートの下に 電荷を保持し続ける。画素2dはこのような状態で、C DS回路5が他の行の画素を処理している間、待機し続 HZ.

> 【0077】その後、注目している画素2dの処理が始 まると、画素2dは端子T1のリセット動作を行う。つ まり、図示していない制御回路からのハイレベルの信号 がトランジスタM1のゲート電極に印加され、M1をオ ンにする。この時、トランジスタM3、M6はオフのま 20 まである。その結果、端子T1の電位は(Vdd-Vt hrst)となる。ここで、Vddは電源電圧、Vth

【0078】その後、トランジスタM1のゲート電極へ の信号がローレベルとなり、M1がオフとされる。これ により、端子T1は電気的に浮いた状態に戻り、リセッ ト動作が完了する。この時、端子T1にはkTCノイズ 成分Vktcが乗るので、端子T1の電位は(Vdd-Vthrst+Vktc)となる。

rstはトランジスタM1のしきい値電圧である。

【0079】一方、CDS回路5でも画素2dの信号処 S2を閉じ、端子C2a、C1bを基準電位Vrefに する。この状態でトランジスタM3のゲート電極へ図示 しない制御回路からハイレベルの信号が印加されること により、M3がオンとされるため、列信号出力線、つま り端子C2bには(Vdd-Vthrst+Vktc-Vthamp) の電位が出力される。ここで、Vtha mpは増幅用トランジスタM2のしきい値電圧である。 この結果、コンデンサC2には(Vdd-Vthrst+Vktc-Vthamp-Vref)の電位差がかか

【0080】次に、CDS回路5はスイッチS2を開き オフとし、端子C2a (=端子C1b) を浮いた状態に する。ここで、トランジスタM6がそのゲート電極に図 示しない制御回路からハイレベルの信号が印加されるこ とにより、図3(E)に示すようにM6がオンとされ る。一方、MOSゲートMccdにはローレベルの信号 を印加すると、Mccd直下にあった電荷Oがトランジ スタM6を通して端子T1へ転送される。電荷転送完了 後トランジスタM6はオフとされ、図3(F)に示すよ

【0081】この結果、端子T1には雷荷Oによる電位 変化が生じる。端子T1の容量Сpx1は、コンデンサ Ceの容量と、トランジスタM2のゲート容量Camp と、トランジスタM1の拡散容量Crstと、配線の浮 遊容量Cfとからなっているが、ここに電荷Qが入るこ とにより、 $\triangle V = O / C D x I の電位変化が発生する。$ 従って、端子T1の電位は、(Vdd-Vthrst+ Vktc±△V)となる。

【0082】端子T1に電位変化が起ると、それはトラ ンジスタM 2によるソースフォロワ回路により増幅さ れ、更にオン状態にあるトランジスタM3を通して列信 号出力線、つまり端子C2bへ伝えられる。これによ り、端子C2bの電位は、(Vdd-Vthrst+V k t c − V t h a m p + △ V)となる。つまり、端子 C 2 bに生じた電位変化は、(Vdd-Vthrst+V) $k t c - V t h amp + \triangle V) - (V d d - V t h r s$ $t + V k t c - V t h a m p) = \triangle V \overline{c}, \forall x h \beta / 3$ ードPDの光電変換による電荷量Qによる成分のみの影 響しか受けておらず、kTCノイズの影響も無い。

【0083】この端子C2bの電位変化に応じて、電気 20 圧Vddに接続されている。 的に浮いた状態である端子C2a(=端子C1b)は、 コンデンサC1、C2が直列につながった比例分Vre f + {△V · C 1 / (C 1 + C 2) } の電位変化が生じ る。その後、スイッチS1を開いてオフとし、コンデン サC1に上記の電位変化である処理結果を保持する。そ して、トランジスタM3がオフとされて画素2cからの 出力が無くなる。

【0084】その後、図示しない水平シフトレジスタに よりスイッチS3がオンとされ、コンデンサC1に保持 されていた画素2dの処理結果がスイッチS3を通して30 て、第3及び第4の実施の形態では、シャッター時間を 画素信号として出力される。続いて、スイッチS3が再 び開かれてオフとされ、この画素2dにおけるサイクル が一つ終了する。後は再び最初から同じことが繰り返さ れる。

【0085】なお、上記の実施の形態の動作の説明は一 例であり、これに限定されるものではない。例えば、端 子T1のトランジスタM1によるリセットは、上記の説 明では端子T1のリセット電位を出力する直前に行って いるが、これに限定されるものではなく、前回の信号出 行えばよい。

【0086】以上の動作により、差し引きする信号とバ ックグラウンドノイズは同じタイミングで行なったリセ ット電位で取っているので、kTCノイズはキャンセル される。また、全画素同一時刻の光電変換した電荷が順 次に水平シフトレジスタから出力されるため、フィール ドシャッター機能が実現される。

【0087】次に、本発明の第3の実施の形態及び第4 の実施の形態について説明する。図4は本発明になる固 体操像装置の第3の実施の形態の一画素の等価回路図、

図5は本発明になる固体提像装置の第4の実施の形態の 一画素の等価同路図を示す。両図中、図1、図2と同一 構成部分には同一符号を付し、その説明を省略する。

【0088】 これまでの第1及び第2の実施の形態で は、フォトダイオードPDのリセットはキャリア(電 荷)を転送するという行為により行われていた。しかし この方法では、フォトダイオードPDのリセットは1フ イールドに1回であり、いつも固定した露光時間になっ てしまう。これではシャッター速度を自由にできないの 10 で、フォトダイオードPDに独立したフォトダイオード

リセット用トランジスタをつければ便利である。 【0089】そこで、図4に示す本発明の第3の実施の 形態では、第1の実施の形態の画素にフォトダイオード リセット用トランジスタM7を設けたものであり、図5 に示す本発明の第4の実施の形態では、第2の実施の形 態の画素にフォトダイオードリセット用トランジスタM 7を設けたものである。すなわち、図4及び図5におい て、フォトダイオードPDのN型層が、MOS型電界効 果トランジスタM7のソース、ドレインを介して雷源雷

【0090】これにより、図4及び図5では、トランジ スタM7のゲートにハイレベルのリセット信号を印加す ると、トランジスタM7がオンになり、トランジスタM 7のドレイン、ソースを介して電源電圧 V d d がフォト ダイオードPDのN型層に印加されて、これをリセット

する。すなわち、フォトダイオードPDのキャリアが転 送され終わらなくても、トランジスタM7を任意のタイ ミングでオンすることにより、フォトダイオードPDを 任意のタイミングでリセットすることができる。従っ

自由に設定できることになる。

【0091】また、図5の第4の実施の形態では、キャ リア保持部分をCCDタイプのMOSゲートMccdで 構成しているので、MOSゲートMccdの電位により MOSゲートMccd直下のキャリアが保持される部分 の電位を自由に動かすことができる。これにより、有利 な動作モードを設定できる。

【0092】次に、本発明の第4の実施の形態の他の動 作モードについて説明する。ダイナミックレンジを広げ

力が終ってから、次の信号出力動作までのどこかで1回 40 る方法として、従来より、シャッター時間の短いものと 長いものを足し合わせるという方法が知られている。シ ャッター時間の長いものは、例えば10msecであ り、短いものは例えば 0.5 msecである。

> 【0093】周知のように、シャッター時間が長い場合 は、暗いところがよく写るが、明るいところはべたな白 になってしまう。一方、シャッター時間が短い場合は、 明るいところの写りは良くなるが暗いところがべたな里 になってしまう。従って、両方の情報を足し合わせれ ば、暗いところも明るいところも一緒に写すことができ

50 る。

【0094】以下、この第4の実施の形態の他のモード の動作について、図6(A)に示した構成に基づいて具 体的に説明する。同図(A)中、図5と同一構成部分に は同一符号を付してある。なお、トランジスタM7、M 1~M3の図示は省略してある。まず、フォトダイオー ドPDをリヤットしてから、シャッター時間が長い方の 時間T1の間光電変換を行う。続いて、MOSゲートM c c dのチャネルのポテンシャルが、M c c dのゲート 電極に V d d の電位をかけた時のポテンシャルの約半分 になるような第1の電位をMccdのゲート電極にかけ 10

【0095】この状態でトランジスタM5をオンする と、図6(B)に示すように、トランジスタM5を通し てMOSゲートMccdの下にキャリア(電荷)が転送 される。続いて、トランジスタM5をオフとする。これ により、図6(B)に示すように、トランジスタM5の ボテンシャルの電位が高くなり、MOSゲートMccd の直下に電荷が保持される。

【0096】次に、再びフォトダイオードPDをリセッ トした後、シャッター時間が短いTsだけ光電変換を行 20 う。この光電変換により、図6 (C) に里丸で模式的に 示すように、フォトダイオードPDに電荷が蓄積され る。続いて、MOSゲートMccdのゲート電極に第1 の電位より大きい第2の電位、例えばVddを印加す る。これにより、Mccd直下のポテンシャルの電位は 直前の状態よりも更に深くなる。

【0097】この状態で、トランジスタM5をオンとす ると、図6(D)に示すように、MOSゲートMccd に、フォトダイオードPDに蓄積されていた電荷がトラ ンジスタM5を通して流れ、前回のシャッター時間T1 30 【図7】固体撮像装置全体の一例の構成図である。 のときの電荷に、今回のシャッター時間 Tsの電荷がM c c dの直下で足し合わされる。この様にしてできた電 荷をT1に出力すれば、ダイナミックレンジの広がった 信号を出力することができる。

【0098】なお、これまでの説明ではNMOS FE Tを使っているが、N型、P型を入れ替え、電圧の方向 を逆にすれば、PMOS FETでも同様の効果が得ら れることは勿論である。

[0099] 【発明の効果】以上説明したように、本発明によれば、 全画素のフォトダイオードで同時に光電変換して得られ た電荷をコンデンサやMOSゲートなどの電荷蓄積部に 蓄積した後、出力手段を通して外部へ出力するに際し、 リセット用トランジスタ及び出力手段を動作させて所定 電位をノイズキャンセラへ送出してから、電荷蓄積部に 蓄積された電荷に対応した信号を出力手段を通してノイ ズキャンセラへ出力することにより、ノイズキャンセラ においてフォトダイオードの光雷変換によって生じた雷 荷に比例した信号成分だけを取り出すようにしたため、 全画素同時光電変換によるフィールドシャッター動作

- 22 と、ノイズキャンセラでのバックグランドノイズの除去 (kTCノイズ除去)とを同時に行うことができ、これ により高画質の静止画を撮像することができる。
- 【0100】また、本発明によれば、長い方の第1のシ ャッター時間でフォトダイオードで光電変換した電荷 に、短い方の第2のシャッター時間でフォトダイオード で光電変換した電荷を、MOSゲートの直下で足し合わ せるようにしたため、ダイナミックレンジの広がった信 号を出力することができる。
- 【0101】更に、本発明によれば、リセット用トラン ジスタと第2の電荷転送用トランジスタと出力手段との 共通接続端子における容量に反比例した電圧が、この共 通接続端子に生じるように構成しているため、フォトダ イオードの面積を小さくするのに対応して上記の容量が 小さくできることから、微細化に有利な構成とすること ができる。

【図面の簡単な説明】

- 【図1】本発明の第1の実施の形態の一画素分の等価回 路図である。
- 【図2】本発明の第2の実施の形態の一両素分の等価回 路図である。
 - 【図3】図2の要部のポテンシャルと電荷の移動の様子 を示す図である。
 - 【図4】本発明の第3の実施の形態の一画素の等価回路 図である。
 - 【図5】本発明の第4の実施の形態の一画素の等価回路 図である。
 - 【図6】本発明の第4の実施の形態の他のモードの動作 を説明する図である。

 - 【図8】 従来の固体撮像装置の一例の一画素分の等価回 路図である。
 - 【図9】 従来の固体撮像装置の他の例の一面素分の等価 同路図である。
 - 【図10】ある容量Cの電位をある電位Vにすることを 示す図である。

【符号の説明】

- 1 垂直シフトレジスタ
- 2 c 、2 d 第1、第2の実施の形態の画素
- 40 3 負荷およびノイズキャンセラ
 - 4 水平シフトレジスタ
 - 5 CDS回路
 - 6 負荷
 - PD フォトダイオード
 - M1 リセット用電界効果トランジスタ
 - M2 増幅用電界効果トランジスタ(出力手段)
 - M3 出力用電界効果トランジスタ(出力手段)
 - M5、M6 電荷転送用トランジスタ(第1、第2の電 荷転送用トランジスタ)
- 50 M7 フォトダイオードリセット用電界効果トランジス

T 1 端子

* C e 変換部の容量調整用コンデンサ S1、S2、S3 スイッチ

Mccd MOSゲート

Cex 電荷蓄積用コンデンサ

1.....






C2b

CDS EM 5




【図2】






[図4]



【図5】



【図10】



